西安邮电学院
数字电路课程设计报告书
——数字抢答器
一．题目：数字抢答器
二．任务和要求：数字抢答器允许在规定的时间内进行抢答,可以数字显示抢答者的序号,并配有相应的灯光指示.对犯规的抢答者,除用灯光报警外,还应显示出犯规者的序号,若规定抢答时间已过,要求告示任何输入的抢答信号君无效,除非重新下达抢答命令.
1. 此抢答器要求有四路，抢答后其余人抢答无效；
2．抢答时间为10秒，在此期间内的抢答视为有效，并用灯指示；
3．抢答开始前及计时结束后抢答无效，并用灯指示。
三．总体方案的选择：
四．单元电路的设计
1.时钟电路
时钟电路采用555产生1Hz的脉冲信号，电路图如下：
2.抢答锁存电路:
在这一部分，最主要的是锁存电路，锁存电路主要由75来实现，当74LS75的4，13号管角的信号为“0”时，它将保持原来的状态，拒绝之后接收到的任何输入信号，如此即可实现锁存。
74LS75真值表：
当有一组队员按下开关后，Q1’,Q2’,Q3’,Q4’中有一个信号为1，则它们四个通过与非门后的信号为1，在通过非门后，它变为0，送到75的1C2C,3C4C端口，保持状态不变，实现锁存功能。
译码电路：
当某个队员正常抢答上以后，要显示他的编码号，必须把该信号转换为二进制代码。其关系为：
由上真值表知：
；
；C=Q4；D=0；
综上可得到抢答锁存电路的电路图
3.计时电路：
计时电路采用161芯片，产生10秒的倒计时
161功能表如下：
状态转移图如下：
计时到0后，由主持人电路产生置数信号，使161载入初值0110.
电路图如下：
4.
计数器的译码显示电路：
两片74LS48的译码电路相同，连接图如下：
5.控制电路
控制电路输入主持人电路的RESET，START信号，抢答器电路产生的S信号，计时器产生的T信号，输出各复位和使能信号。
电路图如下：
6.状态电路
状态电路用绿色发光二极管表示抢答有效，红色表示抢答无效。
A.当抢答开始并且及时未到0，抢答有效，绿灯亮
逻辑表达式为：F=START*T*S.
电路图如下：
B.当抢答未开时或计时已结束，抢答无效，红灯亮。
逻辑表达式为：F=
电路图如下：
7.总体电路图
将个部分电路连好，得到下图：
8.心得体会：
在实习的过程中遇到的问题相当多，但问题主要体现在以下这几方面：
（1）逻辑问题：主要是因为对电路的设计不够全面，但只要做好前期工作（画出功能表、真值表并进行仿真）一般可以避免。
（2）连线过程中的问题：如短路问题，串线问题。
对于短路问题通常用以下方法就可以解决：A用万用表测量相对应的管脚是否连通；B用万用表测量管脚电压是否正常；如：我们接入5v电压后电路中每一元件的逻辑0应在0.5v以下，逻辑1应在3v以上；如果发现电压不合逻辑即可能出现短路问题。
对于串线问题通常用以下方法就可以解决：A仔细对照连线图与实际电路，查找连线中是否有不应有的节点；在实际连线中我们经常因在线路板中插错行、列而引发串线问题。B用万用表测量管脚电压是否正常；如果发现电压不合逻辑即有可能出现串线问题。C可以通过电路反映出的现象推出串线的位置。
（3）布局问题：布局都于此次实习也是相当重要的，在做完脉冲电路、控制及显示电路后发现自己的布局很糟——计数电路剩余的地方太小了，从而后面的连线看起来相当混乱。
（4）芯片问题与面包板接触问题：一般在排除以上问题后可能就是芯片问题与面包板接触问题——一般是因为面包板接触不良或芯片已坏导致；如在连CP电路时经检查线路，逻辑都无错误时我怀疑是芯片有问题，于是戟老师给了我好几片555让我检查，在给的四片芯片中只有一片可以产生正常的脉冲。经分析问题很可能是因为只有那一片芯片的“脚”与面包板接触良好，因为其它的芯片在其它面包板上可以产生正常的脉冲（在其它模块中也遇到了类似的问题）——对于这样的问题我一般会在相应的洞洞添上细铜丝，在对芯片的管脚做相应的“处理”就行。当然在实习的过程中也遇到芯片坏了的问题——只须换一块好的芯片就解决了。
通过一周多的课程设计，我不仅加深了对数字电路知识的理解，而且学会了硬件电路的设计，仿真和检测的基本方法。
一直以来，不论是学习CPLD还是单片机，我都是通过软件编程来实现需要的功能，直到这次课程设计，我才体会到硬件设计远比软件编程复杂的多。刚开始设计的时候，一头雾水，不知道该从哪下手。不了解芯片的管脚定义，不知道芯片的驱动电压，不会设计芯片的外围电路，使设计陷入了僵局。通过上网查资料，一次又一次尝试，慢慢在软件上把电路搭起来。可是从软件仿真到硬件实现仍然不易。软件仿真毕竟是理想情况下的试验，而实际中会有各种各样的意外情况，例如电压不稳，元件性能不一等等都会影响最后的结果。
通过这次设计实习，让我真正理解了书本上知识，也让我知道我们课本上的知识在实际中怎么应用，理论联系实践，相互关系。通过此次设计，我对理论知识的学习有了很大的兴趣，现在我可以主动的去学习，我明白自己该学习那个方面，重点是什么。我也掌握的了在理论中遇到问题，应该怎样去解决，在实际中遇到迷团应该怎样去检查调试。
9.参考文献：
《数字电路课程设计》 清华大学出版社
《数字电路实验》 电子工业出版社
《数字电路逻辑设计》（第三版） 高等教育出版社
《数字电子技术基础》 陕西师范大学出版社
《数字电子技术基础》（第二版） 高等教育出版社
西安邮电学院电子工程学院课程设计过程考核表
西安邮电学院电子工程学院课程设计成绩鉴定表
第二篇：数电课设报告
《电子技术基础课程设计报告》
多功能数字钟
学 院：
姓 名：
班 级：
学 号：
指导老师：
摘要
时钟是显示时间的工具，在我们日常生活中随处可见，与我们的生活也紧密相连，密不可分。时钟又分为机械式时钟和数字钟，而数字钟较机械式时钟具有更高的准确性和直观性，是利用数字电路技术实现时、分、秒计时的装置，无机械装置，具有更长的使用寿命，因此，得到了人们广泛的应用。所以本次课程设计选择做一个多功能数字钟，更贴近生活，并通过电路仿真软件来对电路进行设计和仿真。
数字钟从原理上讲是一种典型的数字电路，基友基本功能和扩展功能两部分组成。基本功能部分有准确计时，以数字形式显示时、分、秒的时间和校时功能。扩展功能部分具有：定时控制，仿广播电台正点报时，自动报整点时的功能。数字中的电路也由主体电路和扩展电路两部分组成，这两个部分都由振荡电路提供1HZ脉冲信号来实现功能，并通过数码管显示时、分、秒，各位均为两位显示。在计时出现误差时电路还可以进行校时和较分。
关键字：
数字时钟 数字电路 分频器 时间计数器 仿真 定时 校时 功能 显示 芯片
目 录
摘要. 2
目 录. 3
1 绪论. 4
1.1 选题的意义和目的. 4
1.2设计任务及要求. 4
2 方案设计与论证. 4
2.1时间脉冲产生电路. 4
2.2校时电路. 6
3.系统原理框图. 9
4.电路图及设计文件. 9
4.1工作原理. 9
4.1.1电路总原理仿真图如下所示. 9
4.2电路设计. 10
4.2.1基于NE555的秒方波发生器的设计. 10
4.2.2基于74ls160的24\60进制计数器的设计. 12
4.2.3译码驱动及显示单元电路. 13
4.2.4整点报时电路. 14
4.2.5校时电路. 14
5.测试方法与数据. 14
5.1测试步骤如下：. 15
5.2测试数据. 15
5.3 整体电路图. 16
6. 安装与焊接. 16
6.1 电路安装与焊接. 16
6.2 实物图. 17
6.3元件清单. 18
7 .结果分析与设计体会. 18
参考文献. 20
1 绪论
1.1 选题的意义和目的
本次设计本着锻炼动手能力和思考能力的目的，把所学知识与实际相结合。通过理论设计和实际制作解决相应的实际问题，巩固和运用在《电子技术基础》一书中所学的理论知识和实验技能，掌握模拟电子系统的一般设计方法，并达到以下目的：
1. 熟悉数字逻辑设计的基本概念和原理。
2. 掌握计数器和定时器等逻辑芯片的工作原理及应用设计。
3. 熟悉数字逻辑集成芯片的外围电路设计与使用。
1.2设计任务及要求
1.产生1HZ的脉冲；
2.能显示时，分，秒，时要求24小时进制,分和秒要求为60进制；
3.可手动校正：能分别进行分、时的校正。
4.整点报时。
2 方案设计与论证
2.1时间脉冲产生电路
方案一：
由集成电路定时器555与RC组成的多谐振荡器作为时间标准信号源。
555与RC振荡电路如图2-1所示。
图 2-1-1 555与RC组成的多谐振荡器图
方案二:
振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路。石英晶体振荡器的作用是产生时间标准信号。因此，一般采用石英晶体振荡器经过分频得到这一时间脉冲信号。石英晶体振荡电路如图2-2所示。
图2-1-2 石英晶体振荡器图
方案三：
由集成逻辑门与RC组成的时钟源振荡器，门电路组成的振荡电路如图2-3所示。
图 2-1-3 门电路组成的多谐振荡器图
用555组成的脉冲产生电路: R1=47kΩ，R2=47kΩ，C=10μF ，则555所产生的脉冲的为:f=1/[(R1+2*R2)CLn2=1Hz,而设计要求为1Hz,在精度要求不是很高的时候可以使用。
石英晶体振荡电路:采用的32768晶体振荡电路,其频率为32768Hz,然后再经过15分频电路可得到标准的1Hz的脉冲输出.R的阻值,对于TTL门电路通常在0.7～2KΩ之间;对于CMOS门则常在10～100MΩ之间。
由门电路组成的多谐振荡器的振荡周期不仅与时间常数RC有关，而且还取决于门电路的阈值电压VTH，由于VTH容易受到温度、电源电压及干扰的影响，因此频率稳定性较差，只能用于对频率稳定性要求不高的场合。
综上分析，选择方案一进行设计，555与RC组成的振荡电路较简单，易调节，成本较低
2.2校时电路
数字种启动后,每当数字钟显示与实际时间不符进,需要根据标准时间进行校时。校“秒”时，采用等待校时。校“分”、“时”的原理比较简单，采用加速校时。对校时电路的要求是 :
1.在小时校正时不影响分和秒的正常计数 。
2.在分校正时不影响秒和小时的正常计数 。
方案一：
当刚接通电源或时钟走时出现误差时，都需要进行时间的校准。校时是数字钟应具有的基本功能，一般电子钟都有时、分、秒校时功能。为使电路简单，这里只进行分和小时的校准。校时可采用快校时和慢校时两种方式。校时脉冲采用秒脉冲，则为快校时；如果校时脉冲由单次脉冲产生器提供则为慢校时。图2-2-1中C1、 C2用于消除抖动。
图2-2-1方案一校时电路
方案二：
通常，校正时间的方法是：首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。根据要求，数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。图2-2-2所示为所设计的校时电路。
图 2-2-2 方案二校正电路图
方案三：
校准电路由基本RS触发器和“与”门组成，基本RS触发器的功能是产生单脉冲，主要作用是起防抖动作用。未拨动开关K时，“与非”门G2的一个输入端接地，基本RS触发器处于“1”状态，这是数字钟正常工作，“分”进位脉冲能进入“分”计数器。拨动开关K时，“与非”门G1的一个输入端接地，于是基本RS触发器转为“0”状态。秒状态可以直接进入“分”计数器，而“分”进位脉冲被阻止进入，因而能较快地校准分计数器的计数值。校准后，将校正开关恢复原位，数字钟继续进行正常计时工作。电路图如图2-2-3所示:
图 2-2-3方案三校正电路
方案四：
校时电路仅由2个单刀双掷开关所构成。
综上分析，选择方案四，用开关组成的校时电路较简单，易调节，成本低。
3.系统原理框图
由振荡器输出稳定的高频脉冲信号作为时间基准，秒计数器满60向分计数器进位，分计数器满60向小时计数器进位，小时计数器按“24翻1”规律计数，计数器经译码器送到显示器；计数出现误差可用校时电路进行校时、校分、校秒，可发挥部分：使数字钟具有可整点报时与定时闹钟的功能。
图3-1 数字钟的结构框图
4.电路图及设计文件
4.1工作原理
4.1.1电路总原理仿真图如下所示
图4-1-1多功能数字钟的总原理图
4.2电路设计
4.2.1基于NE555的秒方波发生器的设计
用NE555芯片以及外围电路搭建成一个多谐振荡器，通过设计外围电路的参数输出方波频率为1Hz，故称为秒方波发生器。由于脉冲的占空比对系统的影响不大，故把占空比设计为1/3。输出方波用作计数器及D触发器的clk信号。NE555定时器引脚图如图4-2-1所示，脉冲频率公式：
f=1／（R1+2R2）C?2
选择R1=47K，R2=47K，RV1=2K，C=10μF，形成电路图如图4-2-2所示：
图4-2-1 NE555的引脚图
引脚说明：
1 地 GND
2 触发
3 输出
4 复位
5 控制电压
6 门限(阈值）
7 放电
8 电源 Vc
图4-2-2秒脉冲发生器
4.2.2基于74ls160的24\60进制计数器的设计
74ls160引脚分布及功能表
图4-2-3 74ls160的引脚图
表4-2-1 74ls160的功能表
采用同步置数法设计60进制计数器部分的仿真电路图
图4-2-4采用同步置数法设计60进制计数器
采用同步置数法设计24进制计数器部分的仿真电路图
图4-2-5 采用同步置数法设计24进制计数器
4.2.3译码驱动及显示单元电路
译码电路的功能是将“秒”、“分”、“时”计数器的输出代码进行翻译，变成相应的数字。用于驱动LED七段数码管的译码器常用的有74LS48。74LS48是BCD-7段译码器/驱动器，其输出是OC门输出且低电平有效，专用于驱动LED七段共阴极显示数码管。如图4-2-6所示。若将“秒”、“分”、“时”计数器的每位输出分别接到相应七段译码器的输入端，便可进行不同数字的显示。
图 4-2-6译码及驱动显示电路图
4.2.4整点报时电路
仿电台正点报时电路的功能要求是：每当数字钟计时快要到正点时发出声响。但为了简单，用发光二极管替代喇叭，到分钟显示到59分时，二极管就会亮。
4.2.5校时电路
当刚接通电源或时钟走时出现误差时，都需要进行时间的校准。校时是数字钟应具有的基本功能，一般电子钟都有时、分、秒校时功能。为使电路简单，这里只进行分和小时的校准。
5.测试方法与数据
5.1测试步骤如下：
1. 用示波器检测脉冲信号发生器部分，看其输出的秒脉冲信号的波形、频率和周期等是否符合要求，必须确保秒脉冲信号的频率准确（F＝1Hz），这关系整个数字钟的准确性。
2. 分别将时、分、秒计数器的脉冲信号输入端调至较时脉冲，检查各计数器是否按所要求的进制形式进行，显示是否正常。同时看较时电路是否达到较时的目的。
3. 时、分、秒计数器接回计时脉冲，看总体工作是否正常。
5.2测试数据
图5-1 仿真结果图
5.3 整体电路图
图5-2 整体电路图
6. 安装与焊接
6.1 电路安装与焊接
按照电路图安装元件，一般先装低矮、耐热的元件，最后装集成电路。应按如下步骤进行焊接 :
(l) 清查元器件的质量，并及时更换不合格的元件；
(2) 确定元件的安装方式，由孔距决定，并对照电路图核对电路板 ；
(3) 将元器件弯曲成形，尽量将字符置于易观察的位置 , 字符应从左到右，从上到下。以便于以后检查，将元件脚上锡，以便于焊接 ；
(4) 插装。应对照电路图对号插装, 有极性的元件要注意极性，如集成电路的脚位等；
(5) 焊接。各焊点加热时间及用锡量要适当，防止虚焊、错焊、短路。其中耳机插座、三极管等焊接时要快 , 以免烫坏 :
(6) 悍后剪去多余引脚，检查所有焊点，并对照电路图仔细检查 ,并确认无误后方可通电。
6.2 实物图
图6-2-1 焊接面实物图
图6-2-2 焊接后正面实物图
6.3元件清单
表6-1元件清单
表6-1 元件清单表
7 .结果分析与设计体会
结果基本符合要求，实现了相关功能，能正常显示时间。通过这次课程设计，让我感觉整体规划很重要，同时必须要有足够的耐心，脚踏实地一点一点的完成。
纸上得来终觉浅，绝知此事要躬行。这次课程设计让我明白了只学习理论知识是远远不够的，只有亲自动手才能更加深刻通透的理解并掌握理论知识，并把理论知识很好地运用到实际当中去。
数字电路的课程设计，是利用我们以前所学的模拟电路和数字电路的组合，本次的幸运大转盘的设计就利用了数字电路与模拟电路，通过电路分析、电路的设计、电路的制作以及调试等步骤，既考验了我们对上课时的知识的理解，又锻炼了我们综合运用所学知识、发现问题、提出问题、分析和解决实际问题的能力和实际动手能力，让我们在此次的试验中发现自己的不足，并改进。
通过对电子技术的综合运用，使学到的理论知识相互融会贯通，在认识上产生一个飞跃。数电课程设计是实际的电路装置，它涉及的知识面广，需要综合运用所学的知识，它需要从实际出发，从而培养了我们自学能力，独立分析问题、解决问题的能力，对设计中遇到的问题，通过独立思考、查找工具书、参考文献、寻求解决办法。
这次课设在老师的指导下以及我的努力下，顺利地完成了这次课程设计，不仅提高了我个人的动手能力，更培养了我独立思考解决问题的能力，以致顺利完成课程设计。通过这次课程设计使我懂得了理论与实际相结合是很重要的，只有理论知识是远远不够的，只有把所学的理论知识与实践相结合起来，从理论中得出结论，才能提高自己的实际动手能力和独立思考的能力。
参考文献
[1]康华光 电子技术基础北京：高等教育出版社.2008
[2]王毓银.数字电路逻辑设计（第三版）.高等教育出版社.1999
[3]陈有卿.集成电路妙用巧用300例.人民邮电出版社.1999
[4]高吉祥.电子技术基础实验与课程设计.电子工业出版社.2002
[5]赵保终.中国集成电路大全（TTL集成电路）.国防工业出版社
[6]周常森.电子电路计算机仿真技术.山东科学技出版社
[7]《数字电子技术基础》 范文兵 清华大学出版社 2007
[8]《数字电路逻辑设计（第三版）》 王毓银 高等教育出版社 2005
[9]《数字电路实验基础》 崔葛瑾 同济大学出版社 2005
[10]《数字电路实验与课程设计》 吕思忠、施齐云 哈尔滨工程大学出版社 2001
[11]阎石.数字电子技术基础（第五版） [M]. 北京：高等教育出版社,2006.5(20##年重印)
[12]彭介华.电子技术课程设计指导[M].北京：高等教育出版社，1997（20##年重印）
[13]王港元.电子电工实践指导[M].南昌：江西科学技术出版社，2003.1
[14]谢自美.电子线路设计?实验?测试[M].武汉：华中科技大学出版社，2006
[15]童诗白，华成英.模拟电子技术基础（第五版）[M].北京：高等教育出版社。2006